Разработка электрической принципиальной схемы

Логический инвертор

Рисунок 13 - Электрическая принципиальная схема логического инвертора

На ключе D2.3 реализован логический инвертор. После завершения интегрирования сигнала ключ D2.2 закрывается и открывается ключ D2.4. Накопительный конденсатор C6 начинает разряжаться через резистор R21. Время разряда будет пропорционально напряжению, которое установилось на конденсаторе C6 к концу интегрирования полезного сигнала. Это время измеряется с помощью микроконтроллера, который осуществляет аналого-цифровоепреобразование.

Интегратор 1

Рисунок 14 - Электрическая принципиальная схема первого интегратора

Измерительный первый интегратор выполнен на D1.4. На время интегрирования полезного сигнала открывается ключ D2.2 и соответственно закрывается ключ D2.4.

Интегратор 2

Рисунок 15 - Электрическая принципиальная схема второго интегратора

С помощью второго интегратора D1.3 производится автоматическая балансировка входного усилительного тракта по постоянному току. Постоянная интегрирования 240 мс. выбрана достаточно большой, чтобы эта обратная связь не влияла на усиление быстро изменяющегося полезного сигнала. С помощью этого интегратора на выходе усилителя D1.2 при отсутствии сигнала поддерживается уровень +5 В.

Микроконтроллер

Рисунок 15 - Условно-графическое обозначение микроконтроллера AT90S2313

Микроконтроллер AT90S2313 также имеет в своем составе 8-ми битный RISC процессор с быстродействием 10 MIPS, 32 рабочих регистра, 2 килобайта Flash ПЗУ, 128 байт ОЗУ, сторожевой таймер.

Другие стьтьи в тему

Разработка автоматизированного рабочего места помощника бухгалтера ООО Торговый дом Алдан
рабочий место автоматизированный информационный Развитие экономики и других сфер человеческой деятельности в наше время связано с применением вычислительной техники, созданием информационных систем различного назначения. Сегодня обработка экономической информации стала само ...

Разработка специализированного цифрового функционального узла
Разработать генератор чисел, формирующий при поступлении на его вход каждых N входных импульсов синхронизации, в зависимости от задаваемого управляющим сигналом режима, на выходах Z1 и Z2 одну из двух последовательностей значений сигналов, приведенных в табл. 1. Таблица 1. ...